Komputer IAS Bramki, komórki pamięci, układy i moduły wieloukładowe Ewolucja architektury Intel x86 Systemy wbudowane Architektura ARM Koncepcje wydajności Projektowanie zorientowane na wydajność Wielordzeniowość, MIC i GPGPU Prawo Amdahla i prawo Little’a Podstawowe miary wydajności komputera Obliczanie wartości średniej 55 2.6. Benchmarki i SPEC SYSTEM KOMPUTEROWY Widok najwyższego poziomu na działanie i połączenia wewnętrzne komputera Zespoły komputera Działanie komputera Struktury połączeń wzajemnych Połączenie magistralowe Połączenia punkt-punkt 102 3.6. PCI Express Hierarchia pamięci: lokalność i wydajność Zasada lokalności Charakterystyka systemów pamięci Hierarchia pamięci Modelowanie wydajności wielopoziomowej hierarchii pamięci Pamięć podręczna 152 Koncepcje pamięci podręcznej Elementy projektowania pamięci podręcznej Organizacja pamięci podręcznej Intel x86 Organizacja pamięci podręcznej IBM z13 Modele wydajności pamięci podręcznej Pamięć wewnętrzna Półprzewodnikowa pamięć główna Korekcja błędów DDR DRAM eDRAM Pamięć flash Nowsze technologie nieulotnej pamięci półprzewodnikowej Pamięć zewnętrzna Dysk magnetyczny RAID Dyski SSD Pamięć optyczna Taśma magnetyczna Wejście/wyjście Urządzenia zewnętrzne Moduły we-wy Programowane we-wy We-wy sterowane przerwaniami Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci podręcznej Kanały we-wy i procesory interfejsów zewnętrznych Struktura we-wy IBM z13Obsługa systemów operacyjnych Przegląd systemu operacyjnego . Szeregowanie czasowe Zarządzanie pamięcią Zarządzanie pamięcią Intel x86 Zarządzanie pamięcią ARMARYTMETYKA I LOGIKA Systemy liczbowe System dziesiętny Pozycyjne systemy liczbowe System binarny Konwersja między systemem binarnym i dziesiętnym Notacja szesnastkowa Arytmetyka komputera Jednostka arytmetyczna i logiczna Reprezentacja liczb całkowitych Arytmetyka liczb całkowitych Reprezentacja zmiennoprzecinkowa Arytmetyka zmiennoprzecinkowa Cyfrowe układy logiczne Algebra Boole’a Bramki Układy kombinacyjne Układy sekwencyjne Programowalne urządzenia logiczne Magistrale systemowe Struktura magistrali Hierarchie wielomagistralowe Elementy projektu magistrali Koncepcje Pamięci Podręcznej Ofiar Pamięć podręczna ofiar Selektywna pamięć podręczna ofiar Pamięć z przeplotem Międzynarodowy Alfabet Referencyjny Stosy Stosy Implementacja stosu Sposoby zapisywania wyrażeń Procedury Rekurencyjne Rekurencja Reprezentacja drzewa aktywacji Implementacja stosu Rekurencja i iteracja Zagadnienia dodatkowe dotyczące przetwarzania potokowego rozkazów Tablice rezerwacji przetwarzania potokowego Bufory zmiany kolejności Algorytm Tomasula