Listy rozkazów: własności i funkcje Własności rozkazów maszynowych Rodzaje argumentów .Typy danych w architekturachłnteł x86 i ARM Rodzaj e operacji Rodzaje operacji Intel x86 i ARM Struktury cienko-, grubo- i dwukońcowe Listy rozkazów: tryby i formaty adresowania Tryby adresowania Tryby adresowania w architekturze x86 i ARM Formaty rozkazu Formaty rozkazu w architekturze x86 i ARM Podstawowe pojęcia, pytania sprawdzające i zadania Rozdział 15Język asemblera i tematy pokrewne Koncepcje języka asemblera Przesłanki do stosowania programowania w języku asemblera 88 Elementy języka asemblera Rodzaje asemblerów Asemblery Ładowanie i łączenie CZĘŚĆ PIĄTA JEDNOSTKA CENTRALNA Rozdział 16Struktura i działanie procesora Organizacja procesora Organizacja rejestru Cykl rozkazu Potokowe przetwarzanie rozkazów Organizacja procesorów w przetwarzaniu potokowym Rodzina procesorów x86 Procesor ARM Komputery ze zredukowaną listą rozkazów Własności wykonywania rozkazów Użycie dużej tablicy rejestrów Optymalizacja rejestru za pomocą kompilatora Architektura o zredukowanej liście rozkazów Przetwarzanie potokowe w architekturze RISC MIPS R4000 SPARC 204 Organizacja procesora w przetwarzaniu potokowym Architektura CISC, RISC i współczesne systemy Równoległość na poziomie rozkazu i procesory superskalarne Zagadnienia projektowe Mikroarchitektura Intel Core ARM Cortex-A8 ARM Cortex-M3 Podstawowe pojęcia, pytania sprawdzające i zadania Działanie jednostki sterującej i sterowanie za pomocą mikroprogramu Mikrooperacje Sterowanie procesorem Rozwiązania układowe Sterowanie mikroprogramowane CZĘŚĆ SZÓSTA ORGANIZACJA RÓWNOLEGŁAPrzetwarzanie równoległe Przetwarzanie wieloprocesorowe Wieloprocesory symetryczne Spójność pamięci podręcznej i protokół MESI Wielowątkowość i układy wieloprocesorowe Klastry Niejednolity dostęp do pamięci Komputery wielordzeniowe Problemy z wydajnością sprzętu Problemy z wydajnością oprogramowania Organizacja wielordzeniowa Organizacja heterogeniczna wielordzeniowa Intere i7-5960X ARM Cortex-Al 5 MPCore IBM zl3 mainframe Magistrale systemowe Struktura magistrali Hierarchie wielomagistralowe Elementy projektu magistrali Koncepcje pamięci podręcznej ofiar B.l. Pamięć podręczna ofiar 383 B.2. Selektywna pamięć podręczna ofiar Pamięć z przeplotem 387 Międzynarodowy alfabet referencyjny Stosy Stosy Implementacja stosu Sposoby zapisywania wyrażeń Procedury rekurencyjne Rekurencja Reprezentacja drzewa aktywacji Implementacja stosu . Rekurencja i iteracja Zagadnienia dodatkowe dotyczące przetwarzania potokowego rozkazów Tablice rezerwacji przetwarzania potokowego. Bufory zmiany kolejności Algorytm Tomasula

WE1022n